2020 EDA技术(莆田学院) 最新满分章节测试答案

本答案对应课程为:点我自动跳转查看
本课程起止时间为:2020-02-16到2020-06-30
本篇答案更新状态:已完结

2 先修内容–数制与编码 第1、2章单元测验

1、 问题:十进制数 120 对应的二进制数是：
选项：
A:111000
B:1111000
C:1110110
D:1111010
答案: 【1111000】

2、 问题:十进制数 16.68 对应的十六进制数是：
选项：
A:10.BA
B:12.CD
C:11.EF
D:10.AE
答案: 【10.AE】

3、 问题:十进制数 38.75 对应的8421BCD码是：
选项：
A:111000.01110101
B:00111000.01110101
C:111000.01010111
D:00110111.01100100
答案: 【00111000.01110101】

4、 问题:十进制数 +45 对应的二进制补码是：
选项：
A:10101101
B:00010110
C:00101101
D:10110110
答案: 【00101101】

5、 问题:十进制数 -47 对应的二进制补码是：
选项：
A:11010001
B:11010101
C:11010011
D:10100110
答案: 【11010001】

6、 问题:十进制数 178.5 对应的余3码是：
选项：
A:000101111000.0101
B:010001111000.0101
C:010010101011.1000
D:010010101110.1001
答案: 【010010101011.1000】

7、 问题:十进制数 22.37 对应的二进制数是：
选项：
A:10110.0101111
B:10010.01011
C:10110.11010
D:10010.010110
答案: 【10110.0101111】

8、 问题:二进制数 100110.11 对应的十六进制数是：
选项：
A:92.3
B:26.6
C:46.3
D:26.C
答案: 【26.C】

9、 问题:二进制数 01000010 对应的格雷码是：
选项：
A:10001100
B:01110011
C:01100011
D:10110011
答案: 【01100011】

10、 问题:二进制数 101111.0111 对应的八进制数是：
选项：
A:233.23
B:57.34
C:274.26
D:236.34
答案: 【57.34】

11、 问题:两个二进制数 的补码相加，有溢出的是：
选项：
A:01001110+00100011
B:01000011+01001000
C:11010111+11001000
D:10101111+11001111
答案: 【01000011+01001000;
10101111+11001111】

12、 问题:与模拟电路相比，数字系统的优越性主要体现在：
选项：
A:稳定可靠
B:精度更高
C:易于设计
D:速度更快
答案: 【稳定可靠;
精度更高;
易于设计】

13、 问题:构成数字电路最基本的器件主要有：
选项：
A:加法器
B:门电路
C:触发器
D:计数器
答案: 【门电路;
触发器】

14、 问题:数字设计的层次主要有：
选项：
A:IC 制造过程级 
B:晶体管级
C:门电路结构级
D:逻辑设计级
答案: 【IC 制造过程级 ;
晶体管级;
门电路结构级;
逻辑设计级】

15、 问题:二进制加法运算包含的输入、输出变量有：
选项：
A:进位输入: C in
B: 进位输出 C out  
C:  本位差: D
D: 本位和: S
答案: 【进位输入: C in;
 进位输出 C out  ;
 本位和: S】

【作业】3 先修内容-数字电路 《数字电路》学习笔记

1、 问题:《数字电路》学习笔记
评分规则: 【 笔记清晰明了，重难点突出。
】

【作业】1 EDA技术概述及FPGACPLD简介（教学周第六周） 【物联专业】实验结果提交处

1、 问题:根据老师课堂实验演示，本节完成：与门、或门、非门或它们的组合逻辑任选其一，用原理图输入方法，完成波形仿真，并将工程文件保存好，待回校后需下载到试验箱中验证。注意：实验条件允许的同学请提交第一次课堂实验的原理图和功能仿真波形图。实验条件不允许的同学请说说你对整个设计流程的总结和理解。
评分规则: 【 实验条件允许的同学请提交第一次课堂实验的原理图和功能仿真波形图。实验条件不允许的同学请说说你对整个设计流程的总结和理解。
】

【作业】1 EDA技术概述及FPGACPLD简介（教学周第六周） 【电信专业】实验结果提交处

1、 问题:根据老师课堂实验演示，本节完成：与门、或门、非门或它们的组合逻辑任选其一，用原理图输入方法，完成波形仿真，并将工程文件保存好，待回校后需下载到试验箱中验证。注意：实验条件允许的同学请提交第一次课堂实验的原理图和功能仿真波形图。实验条件不允许的同学请说说你对整个设计流程的总结和理解。
评分规则: 【 实验条件允许的同学请提交第一次课堂实验的原理图和功能仿真波形图。实验条件不允许的同学请说说你对整个设计流程的总结和理解。
】

【作业】2 FPGA-CPLD简介（教学周第七周） 【物联专业】实验结果提交处

1、 问题:实验条件允许的同学请提交第二次课堂实验的原理图和功能仿真波形图。
评分规则: 【 结构正确，仿真结果正确，有适当的文字说明。
】

【作业】2 FPGA-CPLD简介（教学周第七周） 【电信专业】实验结果提交处

1、 问题:实验条件允许的同学请提交第一次课堂实验的原理图和功能仿真波形图。
评分规则: 【 结构正确，仿真结果正确
】

【作业】3 组合逻辑电路的Verilog HDL描述（教学周第八周） 【物联专业】4选1多路选择器的结构描述&数据流描述

1、 问题:4选1数据选择器：使用Verilog HDL语言，采用结构描述方式完成设计及仿真。具体要求：程序逻辑正确，语法无误，得20分，有一个错误点扣1分，如未添加适当的注释扣1分，语句末尾忘记写分号扣1分等。截图清晰，并配有文字解释说明，得20分，如不清晰扣5分，无文字解释扣10分，文字解释说明不够充分扣2-6分。是否有总结，此部分10分，无总结或总结不清晰者扣1-8分。
评分规则: 【 该题主要考察同学分析问题、将一个具体的需求抽象为使用Verilog HDL语言可描述的模块，请以以下三条为基本评分点。程序逻辑正确，语法无误，得20分，有一个错误点扣1分，如未添加适当的注释扣1分，语句末尾忘记写分号扣1分等。截图清晰，并配有文字解释说明，得20分，如不清晰扣5分，无文字解释扣10分，文字解释说明不够充分扣2-6分。是否有总结，此部分10分，无总结或总结不清晰者扣1-8分。
】

2、 问题:4选1数据选择器：使用Verilog HDL语言，采用数据流描述方式完成设计及仿真。具体要求：程序逻辑正确，语法无误，得20分，有一个错误点扣1分，如未添加适当的注释扣1分，语句末尾忘记写分号扣1分等。截图清晰，并配有文字解释说明，得20分，如不清晰扣5分，无文字解释扣10分，文字解释说明不够充分扣2-6分。是否有总结，此部分10分，无总结或总结不清晰者扣1-8分。
评分规则: 【 该题主要考察同学分析问题、将一个具体的需求抽象为使用Verilog HDL语言可描述的模块，请以以下三条为基本评分点。程序逻辑正确，语法无误，得20分，有一个错误点扣1分，如未添加适当的注释扣1分，语句末尾忘记写分号扣1分等。截图清晰，并配有文字解释说明，得20分，如不清晰扣5分，无文字解释扣10分，文字解释说明不够充分扣2-6分。是否有总结，此部分10分，无总结或总结不清晰者扣1-8分。
】

3 组合逻辑电路的Verilog HDL描述（教学周第八周） 单元小测