2021 数字逻辑电路与系统(电子科技大学)1465768467 最新满分章节测试答案

本答案对应课程为:点我自动跳转查看
本课程起止时间为:2021-09-24到2022-01-25
本篇答案更新状态:已完结

1.课程概要 第一章测试

1、 问题:麦克风接收到的信号是模拟信号
选项：
A:正确
B:错误
答案: 【正确】

2、 问题:对模拟信号进行采样，其采样频率Fs需要与模拟信号采样频率一致才可以
选项：
A:正确
B:错误
答案: 【错误】

3、 问题:二进制数包含-1，0，1
选项：
A:正确
B:错误
答案: 【错误】

4、 问题:扛干扰能力强，稳定性好是数字集成电路的优点
选项：
A:正确
B:错误
答案: 【正确】

5、 问题:量化是没有误差的，可以认为是可以完全恢复的
选项：
A:正确
B:错误
答案: 【错误】

6、 问题:易于超大规模集成，构成复杂芯片是数字集成电路的优点
选项：
A:正确
B:错误
答案: 【正确】

7、 问题:精度高，处理能力强是模拟集成电路的优点
选项：
A:正确
B:错误
答案: 【错误】

8、 问题:易于小型化和集成化是数字集成电路的优势
选项：
A:正确
B:错误
答案: 【正确】

9、 问题:CMOS电路已经不再使用了，而TTL用的比较多
选项：
A:正确
B:错误
答案: 【错误】

10、 问题:二进制可以转换为十进制、八进制和十六进制
选项：
A:正确
B:错误
答案: 【正确】

2.数字逻辑电路设计基础 第二章测试

1、 问题:三种基本的逻辑运算包含与（AND）、或（OR）、非（NOT）
选项：
A:正确
B:错误
答案: 【正确】

2、 问题:与运算 F= A.B可以写成F = AB，或运算F = A + B, 也可以写成F = AB
选项：
A:正确
B:错误
答案: 【错误】

3、 问题:A.A = A与A + A = A是对偶的关系
选项：
A:正确
B:错误
答案: 【正确】

4、 问题:根据德.摩根定理，（A.B）’= A + B， 而（A+B）‘ = A’ +B‘是否正确
选项：
A:正确
B:错误
答案: 【错误】

5、 问题:组合逻辑电路是该逻辑电路的输出只取决于当前的输入，而时序逻辑电路是逻辑电路具有记忆，输出不仅取决于当前的输入，还有一系列之前的输入，对于两者的区别就是是否能够存住“水”。
选项：
A:正确
B:错误
答案: 【正确】

6、 问题:香农展开定理表明，所有的逻辑函数可以被表达为和之积或者积之和的形式，而逻辑函数可以被真值表进行表示。
选项：
A:正确
B:错误
答案: 【正确】

7、 问题:反演规则是证明两式相等，只需要或变与，与变或；而对偶规则是一种运算规则，除了或变与（与变或），还需要变量取反。 
选项：
A:正确
B:错误
答案: 【错误】

8、 问题:若F是最小项之和，则其反函数F‘最大项之积，且序号一致；若E是最小项之和，则其对偶函数F(D)是最大项，序号为原序号的反码。
选项：
A:正确
B:错误
答案: 【正确】

9、 问题:卡诺图的构建采用的是余3码构建，这种编码的好处是编码中相邻两位只有1位不同，便于电路翻转。
选项：
A:正确
B:错误
答案: 【错误】

10、 问题:格雷码只有一位不同，几何相邻，相对，相重叠，即逻辑相邻。
选项：
A:正确
B:错误
答案: 【正确】

11、 问题:卡诺图化简时候，进行画圈，两个相邻项，可消去一个变量；四个相邻项，可消去两个变量；八个相邻项，可消去四个变量，并且需要注意角落的相邻项。
选项：
A:正确
B:错误
答案: 【错误】

12、 问题:卡诺图化简的步骤是（1）最小项的标准和；（2）画出卡诺图；（3）找出可以合并的最小项；（4）选取化简后的乘积项。
选项：
A:正确
B:错误
答案: 【正确】

3.硬件描述语言基础 第三次测试内容

1、 问题:Verilog是硬件描述语言，主要用来描述硬件的行为及输入输出的关系；是一种代码的形式表达及描述硬件电路图，并且考虑硬件复杂度上升和更快的设计速度。
选项：
A:正确
B:错误
答案: 【正确】

2、 问题:C语言是过程描述语言，顺序执行，Verilog是硬件描述语言，也是顺序执行，按照输入和输出的关系进行编程。
选项：
A:正确
B:错误
答案: 【错误】

3、 问题:常亮老师在课程上特别强调，Verilog是编程，不是写代码，IC设计工程师很骄傲自己是干编程的。
选项：
A:正确
B:错误
答案: 【错误】

4、 问题:常亮老师在课程上特别强调，Verilog是code，IC设计工程师在写代码，主要是针对电路进行描述，心中要有电路，而不是编程序。
选项：
A:正确
B:错误
答案: 【正确】

5、 问题:assign语句表达是否正确，assign F = A & ~C | ~B&C&~D | A & ~D; 
选项：
A:正确
B:错误
答案: 【正确】

6、 问题:仿真是给设计的硬件电路输入，检查输出是否正确，从而检查电路功能是否正确，该过程可以节省设计的时间、人力、物力。一定要重视testbench的正确性及重要性。
选项：
A:正确
B:错误
答案: 【正确】

7、 问题:FPGA的设计流程中，包含行为设计、行为仿真、综合及优化、时序仿真、布局布线、后仿真和程序烧写流程，其中综合是验证verilog code功能是否正确的环节。
选项：
A:正确
B:错误
答案: 【错误】

8、 问题:Verilog的标识符首字母不能够是数字，字符数少于等于1024个，区分大小写，不能与关键词相同；那么3my_identifier刻印用于标识符。
选项：
A:正确
B:错误
答案: 【错误】

9、 问题:变量的值在Verilog HDL代码对应电路工作时，会发生变化，主要的类型有线网型，常用wire表示，default的初始值时Z；另一种是寄存型，代表数据存储元素，数据保持，直到另外一个值被写入，default的初始值是X。
选项：
A:正确
B:错误
答案: 【正确】

10、 问题:在Verilog的运算符中 &&表示按位与运算，||表示按位或运算，按位运算在逻辑运算中非常重要。
选项：
A:正确
B:错误
答案: 【错误】

11、 问题:关系运算符<, <=, >, >=，分别对应于小于，小于等于，大于，大于等于；其中<=同时也是赋值的符号。
选项：
A:正确
B:错误
答案: 【正确】

12、 问题:在Verilog的运算符的移位操作中，>>是逻辑右移，<<是逻辑左移；这两种移位的方式也可以使用>>>，<<<来表示，没有什么分别。