2020 IC设计及应用（研究生）(北京信息科技大学) 最新满分章节测试答案
本答案对应课程为:点我自动跳转查看
本课程起止时间为:2020-02-21到2020-07-10
本篇答案更新状态:已完结
【作业】第一部分 课程概论 第一次作业
1、 问题:根据集成电路设计概述内容，简述一下我国集成电路发展现状及发展。
评分规则: 【 1、完成我国集成电路现状的分析；
2、结合自己课题，了解集成电路的应用前景及发展方向
】
第五部分 数字集成电路设计基础 第五单元第一次测验
1、 问题:5-1-1、如下不是数字信号的主要特点的是： 。
选项：
A:易于存储
B:易于传输
C:易于处理
D:抗干扰能力差
答案: 【抗干扰能力差】
2、 问题:5-1-2、数字集成电路自上而下的设计流程中，如下最底层的设计是： 。
选项：
A:系统级
B:门级
C:晶体管级
D:模块级
答案: 【晶体管级 】
3、 问题:5-1-3、数字集成电路设计中，不属于高端工艺对高性能设计的挑战的是： 。
选项：
A:低电压电源分布网络
B:系统级建模技术
C:ESD/闩锁等可靠性问题
D:高频时钟互联网络
答案: 【系统级建模技术 】
4、 问题:5-1-4、下图所示的晶体管级电路是： 。
选项：
A:反相器
B:传输门
C:与非门
D:或非门
答案: 【反相器 】
5、 问题:5-1-5、按功能划分，通常一个数字信号处理系统都不包括： 。
选项：
A:数据通路
B:控制模块
C:存储器
D:传感器
答案: 【传感器】
6、 问题:5-1-6、集成电路成本中，如下不属于固定成本的是： 。
选项：
A:研发成本
B:IP及EDA成本
C:封装成本
D:掩膜成本
答案: 【封装成本 】
7、 问题:5-1-7、集成电路成本中，如下不属于可变成本的是： 。
选项：
A:研发成本
B:测试成本
C:封装成本
D:掩膜成本
答案: 【研发成本 】
8、 问题:5-1-8、如下不是控制集成电路成本直接措施的是： 。
选项：
A:缩小面积
B:增加片内测试PAD
C:减少工艺复杂性
D:提高良率
答案: 【增加片内测试PAD 】
9、 问题:5-1-9、如下不是数字设计的质量评价的指标是： 。
选项：
A:成本
B:性能
C:功耗
D:管脚数量
答案: 【管脚数量】
10、 问题:5-1-10、不是CMOS反相器的基本特性的是： 。
选项：
A:是有比电路
B:是无比电路
C:有上拉网络和下拉网络
D:输出反相
答案: 【是有比电路 】
第五部分 数字集成电路设计基础 第五单元第二次测验
1、 问题:题5-2-1：如下反相器电路中，当0≤Vin≤VTN，则： 。
选项：
A:NMOS管工作在线性区
B:PMOS管工作在线性区
C:NMOS管工作在饱和区
D:PMOS管工作在饱和区
答案: 【PMOS管工作在线性区】
2、 问题:题5-2-2：如下反相器电路中，当Vout+VTP≤Vin≤Vout+VTN，则： 。
选项：
A:NMOS饱和， PMOS饱和
B:NMOS饱和， PMOS截止
C:NMOS截止， PMOS饱和
D:NMOS截止， PMOS截止
答案: 【NMOS饱和， PMOS饱和 】
3、 问题:题5-2-3：数字逻辑门的高电平噪声容限的表达式是 。
选项：
A:VIH-VOH
B:VOL-VOH
C:VOH-VOL
D:VOH-VIH
答案: 【VOH-VIH】
4、 问题:题5-2-4：如下不是CMOS反相器的负载电容的是 。
选项：
A:MOS管的漏-衬底pn结电容CDBN和CDBP
B:下级电路的输入电容Cin
C:MOS管的结电容
D:互连线引起的寄生电容Cl
答案: 【MOS管的结电容】
5、 问题:题5-2-5：反相器的传播延时为 。
选项：
A:tpLH
B:tpHL
C:tpLH+tpHL
D:0.5（tpLH+tpHL）
答案: 【0.5（tpLH+tpHL）】
6、 问题:题5-2-6：如果将反相器的转换阈值Vit做为允许的输入高电平和低电平极限，则如下关于反相器的噪声容限的表述错误的是 。
选项：
A:VNLM与VNHM中较小的决定最大直流噪声容限
B:VNLM=Vit
C:VNHM=VDD-Vit
D:VNLM与VNHM中较大的决定最大直流噪声容限
答案: 【VNLM与VNHM中较小的决定最大直流噪声容限】
7、 问题:题5-2-7：如下不是CMOS数字电路中功耗来源的是： 。
选项：
A:电容充放电过程中的动态功耗
B:电源与地间的直流通路引起的短路功耗
C:MOS管漏电的静态功耗
D:热电子运动
答案: 【热电子运动】
8、 问题:题5-2-8：按照功耗性质不同分类来看，开关功耗属于 。
选项：
A:静态功耗
B:动态功耗
C:平均功耗
D:短路功耗
答案: 【动态功耗 】
9、 问题:题5-2-9：如下不属于CMOS数字电路低功耗设计技术方案的是 。
选项：
A:降低工作电压
B:减少逻辑门的开关频率
C:提高工作电压
D:降低工作电压
答案: 【提高工作电压 】
10、 问题:题5-2-10：如下不是减少CMOS数字电路漏电流功耗的途径的是 。
选项：
A:降低电源电压VDD
B:提高阈值电压VT
C:减少晶体管数目n
D:提高电源电压VDD
答案: 【提高电源电压VDD】
第五部分 数字集成电路设计基础 第五单元第三次测验
1、 问题:题5-3-1：以下不是组合逻辑电路的特点的是 。
选项：
A:输出总是由布尔函数决定
B:输出状态可以记忆
C:稳态输出，但只与输入的当前值有关
D:输出不反馈到输入
答案: 【输出状态可以记忆】
2、 问题:题5-3-2：以下不是静态组合逻辑电路的是 。
选项：
A:互补CMOS组合逻辑
本文章不含期末不含主观题！！
本文章不含期末不含主观题！！
支付后可长期查看
有疑问请添加客服QQ 2356025045反馈
如遇卡顿看不了请换个浏览器即可打开
请看清楚了再购买哦，电子资源购买后不支持退款哦
