2020 FPGA设计与应用(大连理工大学) 最新满分章节测试答案

文章目录[隐藏]

第一章绪论第一章单元测验
【作业】第一章绪论第一章单元作业
第二章 Verilog HDL语言第二章单元测验
【作业】第二章 Verilog HDL语言第二章单元作业
第三章集成开发环境第三章单元测验
【作业】第三章集成开发环境第三章单元作业
第四章 FPGA组件设计第四章单元测验
【作业】第四章 FPGA组件设计第四章单元作业
第五章 FPGA应用系统开发第五章单元测验
【作业】第五章 FPGA应用系统开发第五章单元作业

本答案对应课程为:点我自动跳转查看
本课程起止时间为:2020-04-17到2020-06-30

第一章绪论第一章单元测验

1、问题:关于BlockRam说法正确的是（）。
选项：
A:同一芯片BlockRam的大小可以是不同的。
B:BlockRam的深度和位宽是可以配置的。
C:BlockRam可以分割使用充分利用资源。
D:BlockRam是片上动态存储器。
答案: 【BlockRam的深度和位宽是可以配置的。】

2、问题:关于LUT说法错误的是（）。
选项：
A:通过LUT的时间延迟是固定的。
B:4输入LUT可以完成16种逻辑运算。
C:LUT包含在Slice中。
D:不可以直接对LUT原语进行例化。
答案: 【不可以直接对LUT原语进行例化。】

3、问题:下列哪个厂商不是FPGA的制造商（）。
选项：
A:Xilinx
B:Altera
C:Actel
D:Digilent
答案: 【Digilent】

4、问题:IP核按照实现方式可分为软核、硬核和。
答案: 【固核】

5、问题:Xilinx的硬核处理器采用的是和ARM。
答案: 【(以下答案任选其一都对)PowerPC;
POWERPC;
powerpc】

【作业】第一章绪论第一章单元作业

1、问题:Xilinx FPGA芯片的核心资源包括什么？
评分规则: 【评分指导：本题主要考查学生对FPGA芯片的内部资源掌握程度。得分标准：仅写出IOB、Interconnect、CLB中的一种或者两种仅得5分。完全写出三种核心资源得满分。
】

2、问题:FPGA与CPLD的主要区别是什么？
评分规则: 【评分指导：本题主要考查FPGA与CPLD的结构及应用环境区别。得分标准：仅从提出结构区别得4分，仅提出应用环境区别得6分。答案:FPGA采用分段式布线结构，适用于实现循序逻辑，寄存器资源丰富；CPLD采用连续式布线结构，较适合用来实现各种运算和组合逻辑。
】

3、问题:Xilinx FPGA的Virtex系列对应的低端芯片是什么？
评分规则: 【评分指导：本题考查Xilinx FPGA芯片的发展历史。得分标准：写出Spartan系列为满分，只写出Spartan某些芯片类型只得5分
】

4、问题:Xilinx研发的FPGA片上32位RISC处理器软核是什么,具有什么优点？
评分规则: 【评分指导：本题考查FPGA的Microblaze软核熟悉程度。得分标准：仅答出Microblaze得4分，完全答出Microblaze及其优势得10分
】

第二章 Verilog HDL语言第二章单元测验

1、问题:表达式的5’bx110的位模式正确的是（）。
选项：
A:x1110
B:xx110
C:110
D:x0110
答案: 【xx110】

2、问题:编写表达式，执行算术移位，将Qparity 中包含的8位有符号数算术移位，其中Qparity [7]=1,正确的是（）。
选项：
A:算术右移：{1,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],0}
B:算术右移：{0,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],0}
C:算术右移：{1’b1,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],1’b0}
D:算术右移：{1’b0,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],1’b0}
答案: 【算术右移：{1’b1,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],1’b0}】

3、问题:当端口悬空时，即端口没有被连接时，端口的值正确的是（）。
选项：
A:模块的输入端口悬空，值为高阻态z；模块的输出端口悬空，表示该输出端口废弃不用。
B:模块的输入端口悬空，值为高阻态z；模块的输出端口悬空，值为高阻态z。
C:模块的输入端口悬空，表示该输出端口废弃不用；模块的输出端口悬空，值为高阻态z。
D:模块的输入端口悬空，表示该输出端口废弃不用；模块的输出端口悬空，表示该输出端口废弃不用。
答案: 【模块的输入端口悬空，值为高阻态z；模块的输出端口悬空，表示该输出端口废弃不用。】

4、问题:下列从标量变量A，B，C和D中产生总线BusQ[0:3]的表达式正确的是（）。
选项：
A:assign BusQ = {A, B, C, D};
B:BusQ = {A, B, C, D};
C:assign BusQ = {‘A’, ‘B’, ‘C’,’D’};
D:BusQ = {‘A’, ‘B’, ‘C’,’D’};
答案: 【assign BusQ = {A, B, C, D};】

5、问题:假定一条总线Control_Bus [15 : 0]，编写赋值语句将总线分为两条总线： Abus [0 : 9] 和Bbus[6 : 1]，正确的是（）。
选项：
A:assign Abus = Control[15:6];assign Bbus = Control[5:0];
B:Abus = Control[15:6];Bbus = Control[5:0];
C:assign Abus[0:9] = Control[15:6];assign Bbus[6:1] = Control[5:0];
D:Abus[0:9] = Control[15:6];Bbus[6:1] = Control[5:0];
答案: 【assign Abus = Control[15:6];assign Bbus = Control[5:0];;
assign Abus[0:9] = Control[15:6];assign Bbus[6:1] = Control[5:0];】

6、问题:下列语句书写是合法的，并且描述了一个四路选通器。assign Mux = (S = = 0)? A : ‘bz;assign Mux = (S = = 1)? B : ‘bz;assign Mux = (S = = 2)? C : ‘bz;assign Mux = (S = = 3)? D : ‘bz;
选项：
A:正确
B:错误
答案: 【正确】